一、封装是什么？
芯片封装是芯片从晶圆裸片走向实际应用的核心步骤，简单来说就是给脆弱的硅基裸芯片穿上“保护衣”，同时搭建它和外部电路沟通的“桥梁”。芯片制造完成后，晶圆上的裸芯片极其脆弱：怕磕碰、怕潮湿、怕静电，也无法直接插到电路板上使用。封装就是把这些裸芯片“包装”成可安装、可使用的成品芯片的过程。
芯片封装内部结构剖面图
AI芯片2.5D/3D先进封装示意图 覆盖英伟达H100/H200、AMD MI300等算力芯片采用的2.5D硅中介层封装、3D TSV垂直堆叠封装的结构细节。
封装要完成的核心任务可以概括为四个方面：
物理保护：防止磕碰、潮湿、杂质腐蚀芯片电路；
电气连接：把芯片内部的信号“引出”到外部电路板上；
散热通道：把芯片工作时产生的热量传导出去；
尺寸过渡：把纳米级的芯片特征尺寸过渡到毫米级的电路板尺寸。
理解了封装“做什么”，接下来看它“怎么做”——而“怎么做”的答案，就藏在各种各样的分类里。
二、封装有哪些分类？
封装的分类维度很多，最容易理解的方式是从四个关键维度入手：芯片怎么“连”出来、用什么“托”着、引脚长什么样、以及集成了多少东西。
按互连方式分类——芯片怎么连出来
这是最核心的分类维度，决定了芯片与外部世界建立电气连接的基本方式。
1. 引线键合（Wire Bonding）
用极细的金属线（通常是金线或铜线），将芯片表面的焊盘与基板上的引脚逐一焊接起来。这是最经典、应用最广泛的互连技术，目前仍有约70%的封装产品在使用。它的优势是工艺成熟、成本低，缺点是必须逐点打线，效率相对较低。
2. 倒装芯片（Flip Chip）
把芯片“翻过来”，让芯片表面的凸点（Bump）直接与基板焊接。相比引线键合，倒装芯片的I/O通道数更多、互连长度更短、电性能更好，散热能力也更优。这项技术由IBM在1960年代率先发明，但直到1990年代才真正普及，如今已成为高性能芯片封装的主流互连方式。
3. 硅通孔（TSV）
在硅片上垂直打孔并填充金属，让芯片之间实现“穿透式”的垂直互连。TSV是3D封装的核心使能技术，三星开发的12层3D-TSV技术可以垂直堆叠12个DRAM芯片，通过约60,000个TSV实现互连，每层厚度仅相当于头发丝的1/20。
按基板材料分类——用什么“托”着芯片，基板是芯片的“地基”，既要承载芯片，又要实现电气连接。
按材料可分为三大类：
1. 有机基板
使用环氧树脂、聚酰亚胺等有机材料制成，介电常数低、易加工，适合高频信号传输，是目前消费电子和通信芯片的主流选择。我们熟悉的电脑主板上的芯片，大多使用有机基板。
2. 陶瓷基板
以氧化铝、氮化铝等陶瓷材料为基体，耐热性能好、布线容易、尺寸稳定性高，且热膨胀系数与芯片材料匹配性好，广泛用于航空航天、军事装备、光通信等高可靠性领域。缺点是成本较高，材料有一定毒性限制。
3. 金属基板
由金属薄板、绝缘介质层和铜箔复合制成，散热性能优异，同时具备电磁屏蔽功能，适合大功率器件。早期芯片封装常用的“引线框架”就是一种金属基板，至今仍是低成本封装的主要载体。
按引脚形态分类——引脚长什么样
这个维度最直观，因为不同封装类型的引脚形态肉眼可见地不同。从历史演进的角度看，封装形态的演变本身就是一部“从大到小、从少到多”的进化史。
1. 双列直插封装（DIP）
两排引脚垂直向下，引脚间距大（2.54mm），可以直接插进电路板插座或焊接。早期单片机（如51系列）就大量使用这种封装。优点是手工焊接方便、成本低，缺点是体积大、引脚密度低。
2. 小外形封装（SOP）与四边扁平封装（QFP）
SOP的引脚从两侧引出，厚度仅约1.5mm，是表面贴装时代的早期代表。QFP则把引脚扩展到了四个侧面，呈“海鸥翼”形状，引脚间距可小至0.4mm，支持更高的引脚密度，广泛用于微控制器和通信芯片。
3. 球栅阵列封装（BGA）
引脚不再是“脚”，而是一颗颗焊球，矩阵式排列在封装底部。BGA的引脚密度可达数百至上千个，散热性能也优于QFP，是CPU、GPU、FPGA等高性能芯片的标准封装形式。我们熟悉的电脑CPU，拆开散热器后看到的那个金属盖下面，就是BGA封装。
4. 芯片级封装（CSP）
封装尺寸不超过芯片面积的1.2倍，追求“封装即芯片”的极致小型化。智能手机处理器、摄像头模组等空间极度受限的场景是CSP的主战场。
按集成维度分类——把多少东西装进去
前三个维度关注的是“单颗芯片怎么包”，这个维度关注的是“一个封装里能装多少芯片”。这正是当前封装技术最活跃的创新方向。
1. 系统级封装（SiP）
把处理器、存储器、射频芯片等多种不同功能的芯片，以及被动元件，集成到同一个封装内，形成一个完整的子系统。TWS耳机、智能手表等空间受限的设备大量使用SiP技术。
2. 2.5D封装
在芯片和基板之间插入一层“硅中介层”，中介层内嵌TSV和重布线层，实现多颗芯片之间的高密度互连。台积电的CoWoS技术是典型代表，通过硅中介层将GPU与HBM高带宽内存集成在一起，成为NVIDIA、AMD等AI加速卡的标准封装方案。
3. 3D封装
芯片垂直堆叠，通过TSV直接穿透互连，彻底省去中介层。这种结构大幅缩短了芯片间通信距离，显著降低功耗、提升数据传输效率。
4. 芯粒（Chiplet）
把一颗大型SoC芯片按功能拆分成多个小芯粒，每个芯粒可以独立采用最适合的工艺节点制造，再通过先进封装集成为系统。例如，一颗芯片面积从213mm²增大到777mm²时，传统制造良率从59%骤降至26%；而Chiplet通过小芯片复用，保持了高良率，同时降低了综合成本。AMD的EPYC处理器就采用了台积电CoWoS技术，集成8个7nm计算芯粒和1个14nm I/O芯粒。
三、封装为什么越来越重要？
从DIP到QFP，从BGA到CSP，从2.5D到3D堆叠和Chiplet——封装技术的演进始终围绕一个核心矛盾展开：芯片本身在变小，但系统需要的功能在变多。
当晶体管尺寸逼近物理极限，单纯依靠“把晶体管做得更小”来提升性能变得越来越困难。封装从“配角”变成了“主角”：通过先进封装，把多个芯片高效地集成在一起，用“系统级的集成”来弥补“器件级的放缓”。玻璃基板、混合键合等新一代封装技术正在加速走向产业化，封装已经成为半导体产业竞争的新前沿。
标签： 芯片元器件 点击： 评论: